课程目标 |
|
Cadence培训初级班主要为您介绍从原理图输入到印刷电路板光绘制造文件输出的全线PCB设计流程，通过讲课及上机练习相结合的方式完成Cadence的原理图工具Concept-
HDL、PCB工具Allegro以及相应的建库工具的使用方法的系统培训。通过培训学员可掌握先进的Allegro
Cadence PCB设计流程，完成PCB设计。 |
|
培养对象 |
|
从事硬件开发的所有人员，以及具有一定基础的高年级本科生或者硕、博士研究生。 |
|
班级规模及环境 |
|
为了保证培训效果，增加互动环节，我们坚持小班授课，每期报名人数限5人，多余人员安排到下一期进行。 |
|
质量保障 |
|
1、培训过程中，如有部分内容理解不透或消化不好，可免费在以后培训班中重听；
2、培训结束后免费提供一个月的技术支持，充分保证培训后出效果；
3、培训合格学员可享受免费推荐就业机会。 |
|
时间地点 |
上课地点：【【上海总部】：同济大学(沪西)/星河世纪广场(11号线上海西站) 【深圳分部】：电影大厦(地铁一号线大剧院站)/深圳大学成教院
【北京分部】：北京中山学院/福鑫大楼 【南京分部】：金港大厦(和燕路) 【武汉分部】：凯盟大厦(新华路)
【成都分部】：四威大厦(泰安里营门口路)
最近开课时间(周末班/连续班/晚班）：Cadence初级开课：2012年5月27日.......。。.. |
|
学时和费用 |
★课时：
共8天，总计64学时;
◆外地学员：代理安排食宿（需提前预定）
☆合格学员免费颁发相关资格证书，提升您的职业资质
作为最早专注于嵌入式培训的专业机构，曙海嵌入式学院提供的证书得到本行业的广泛认
可，学员的能力得到大家的认同。
☆合格学员免费推荐工作
★实验设备请点击这儿查看★ |
|
课程进度安排 |
| 课程大纲 |
| 第一阶段 |
| 1 Concept HDL基本设计流程
Concept HDL Basic Board Design
Flow
2 设计输入 Design Entry
2.1 Project Setup
2.2 Editing a Schematic - Part
Libraries, Adding Parts, Adding Wires,Naming Wires
2.3 Concept Error Checking
2.4 Design Libraries
2.5 Working with Groups
2.6 Copying, Adding, Inserting,
and Moving PagesDeleting Pages
2.7 The CheckPlus Tool
2.8 Cross Referencing Signals
2.9 Plotting the Schematic
2.10 Part Tables
2.11 Packaging
2.12 Bill of Materials
|
第二阶段 |
3 从原理图到PCB：PackageXL 工具使用
3.1 Introduction to Board Layout
3.2 Mainstream Board Design
3.3 Design Synchronization
3.4 Netlist Files
3.5 Export Physical
4 层次化设计 Hierarchical Design
4.1 Components of a Hierarchical
Block
4.2 Creating Hierarchical Block
Symbols
4.3 Top-Down Design |
| 第三阶段 |
进一步认识Allegro原理图设计平台
1 Design Entry HDL的重要特性
2 Design Entry HDL原理图设计步骤和用户界面
2.1 原理图设计步骤
2.2 Design Entry HDL的用户界面
3 Design Entry HDL的编辑环境
3.1 设置Design Entry HDL
3.2 画面基本操作
3.3 基本编辑操作
3.4 显示操作
4 快捷方式 |
第四阶段 |
创建原理图
1 原理图设计规范
1.1 规则和要求
1.2 原理图设计通用规范
1.3 原理图与PCB的对照
2 新项目的建立
2.1 启动项目管理器
2.2 项目管理器界面简介
2.3 新建设计项目
2.4 打开设计项目
2.5 设置设计项目 |
第五阶段 |
绘制原理图
1 绘制原理图的基本设置
1.1 设置格点
1.2 基本元件的放置
1.3 编辑元件属性
1.4 组操作
2 导线的连接
2.1 Draw方式
2.2 Route方式
2.3 修改信号名称
3 总线连接
3.1 绘制总线分支线和加网络名
3.2 信号名命名规则
3.3 元件位号手工标注
3.4 元件位号的自动标注
3.5 元件位号的自动排序
3.6 添加输入/输出端口
3.7 添加电源及接地符号
3.8 放置线路节点
4 检查原理图 |
第六阶段 |
| 5 PCB设计准备：Allegro环境、规则设置、PCB布局布线
5.1 Allegro User Interface
5.2 Managing the Allegro Work
Environment
5.3 Padstack Designer
5.4 Component Symbols
5.5 Board Design Files
5.6 Importing Logic Information
into Allegro
5.7 Setting Design Constraints
5.8 Component Placement
5.9 Routing and Glossing
|
第七阶段 |
Design Entry CIS设计平台介绍
1 Design Entry CIS工作界面
2 基本参数设置
2.1 颜色的设置
2.2 格点的设置
2.3 杂项的设置
3 设计模板的设置
3.1 Fonts选项卡
3.2 Title Block选项卡
3.3 Page Size选项卡
3.4 Grid Reference选项卡
3.5 Hierarchy选项卡
3.6 SDT Compatibility选项卡
4 电路图设计的基本步骤
4.1 新建设计项目
4.2 进入项目管理器窗口
4.3 启动电路图编辑模块
4.4 绘制电路图
4.5 电路图的后处理
4.6 电路图的打印输出
5 元件库和创建元件
5.1 Design Cache
5.2 新建元件 |
第八阶段 |
PCB图设计平台
1 Cadence 0的PCB Editor设计界面介绍
1.1 Allegro的菜单栏
1.2 Allegro的工具栏
1.3 Allegro的控制面板
1.4 Allegro的状态窗口
1.5 Allegro的命令窗口
1.6 Allegro的画面控制
1.7 Allegro的快捷键
1.8 定义和运行脚本
2 Allegro PCB操作指令
2.1 系统参数设定
2.2 用户设计区的管理
2.3 文件管理
2.4 信息的显示 |
第九阶段 |
PCB布局
1 PCB布局简介
2 Cadence 0的规划电路板
2.1 设置格点
2.2 添加ROOM
2.3 为预摆放封装分配元件序号
3 摆放元件
3.1 手工摆放元件
3.2 快速摆放元件 |
第十阶段 |
| PCB数据后处理：覆铜、生产加工数据输出
7.1 Copper Areas and Positive
or Negative Planes
7.2 Preparing for Post Processing
7.3 Renaming Reference Designators
7.4 Backannotation
|
| 第十一阶段 |
7.5 Creating Silkscreens
7.6 Creating Checkplots
7.7
Generating Artwork
7.8 The
Aperture File
7.9 Film Control
7.10 Generating Gerber Files
7.11 Creating Fabrication Drawings
7.12 Generating an NC Drill File
7.13 Creating the Parameters File
7.14 Creating Assembly Drawings |
首 頁 
